PATENT ABSTRACTS OF JAPAN

H03B 5/32

(11)Publication number:

11-317623

(43)Date of publication of application: 16.11.1999

(51)Int.CL

(21)Application number: 10-122483

(71)Applicant: SEIKO EPSON CORP

(22)Date of filing:


01.05.1998

(72)Inventor: OKA MANABU

(54) PIEZOELECTRIC OSCILLATOR, OSCILLATOR ADJUSTMENT SYSTEM AND OSCILLATOR ADJUSTING METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a piezoelectric oscillation circuit which reduces the oscillation start time by a simple configuration. SOLUTION: When a monostable multivibrator MM that constitutes a pulse generating part 20 detects the rise of a high potential side power supply VCC, it generates a control pulse P that becomes a high level for a prescribed time. A switch SW goes into an onstate, while the pulse P goes into a high level. Then, power is inputted, terminal voltage of a bypass capacitor C rises rapidly. Thus, it is possible to lead bias voltage of transistors Q1 and Q2 to a stationary state in a short time and to reduce the oscillation start time.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

http://www.1 indl ina ma in/DA1/max.it/datail/main/...A A a noczona 444047conno 1 04 /40 /40

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公淸番号

特開平11-317623

(43)公開日 平成11年(1999)11月16日

(51) IntCL*

識別記号

FΙ

H 0 3 B 5/32

H03B 5/32

D

審査請求 未請求 請求項の委20 OL (全 13 頁)

(21)出顧番号

特額平10-122483

(71)出題人 000002369

セイコーエブソン株式会社

東京都新宿区西新宿2丁目4番1号

(22)出顧日

平成10年(1998) 5月1日

(72)発明者 岡 学

長野県諏訪市大和3丁目3番5号 セイコ

ーエプソン株式会社内


(74)代理人 弁理士 川▲崎▼ 研二 (外1名)

(54) 【発明の名称】 圧電発振器、発振器調整システムおよび発振器調整方法

(37)【要約】

【課題】 発振起動時間を短縮する。

【解決手段】 パルス発生部20を構成する単安定マルチバイブレータMMは、高電位側電源VCCの立ち上がりを検出すると、所定時間ハイレベルとなる制御パルスPを生成する。スイッチSWは、制御パルスPがハイレベルの期間、オン状態となる。したがって、電源が投入されるとバイパスコンデンサCの端子電圧は急速に立ち上がる。これにより、トランジスタQ1、Q2のバイアス電圧を短時間で定常状態に導くことができ、発振起動時間を短縮することが可能となる。



【特許請求の範囲】

【請求項1】 圧電振動子とバイアス回路によって与えられるバイアス電圧で動作する半導体とを有する発振回路と、

前記パイアス回路に設けられ交流をパイパスするコンデンサと電源とを短絡するスイッチ回路と、

前記発振回路への給電開始から一定時間が経過するまで、前記発振回路の前記コンデンサと前記電源とを短絡するように前記スイッチ回路を制御する制御回路とを備えたことを特徴とする圧電発振器。

【請求項2】 前記制御回路は、前記発振回路への給電 開始を検知して、給電開始から一定時間を計測すること により制御信号を生成し、

前記スイッチ回路は、前記制御信号に基づいてオン・オフが制御されることを特徴とする請求項1に記載の圧電発振器。

【請求項3】 前記制御回路を単安定マルチバイブレータにより構成したことを特徴とする請求項1に記載の圧電発振器。

【請求項4】 前記制御回路をカウンタにより構成したことを特徴とする請求項1に記載の圧電発振器。

【請求項5】 予め定められた静電容量を有し、前記圧 電振動子に接続される固定接続容量素子と、

予め定められた静電容量を有する複数の選択接続容量素 · · · 子と、

前記複数の選択接続容量素子のうち、特定の前記選択接続容量素子を前記固定接続容量素子に並列に接続する容量接続回路とを備えた容量アレイを有することを特徴とする請求項1に記載の圧電発振器。

【請求項6】 前記選択接続容量素子の前記固定接続容量素子に対する接続/非接続を制御するための周波数制御データを記憶するメモリと、

外部からの調整用周波数制御データに基づいて前記メモリに予め前記周波数制御データを記憶させるとともに、前記調整用周波数制御データあるいは前記周波数制御データに基づいて前記容量接続回路を制御する接続制御回路と、

を備えたことを特徴とする請求項5に記載の圧電発振器。

【請求項7】 前記接続制御回路は、電源投入時には、 一旦全ての前記選択接続容量素子を前記固定接続容量素 子に対して接続状態とする起動時制御回路を備えたこと を特徴とする請求項6記載の圧電発振器。

【請求項8】 前記電源と前記コンデンサと短絡する時間を制御するデータを書込および読出が可能なデータ記憶回路を備え、前記制御回路は前記データ記憶回路から読み出した前記データに基づいて、前記制御信号を生成することを特徴とする請求項1に記載の圧電発振器。

【請求項9】 前記メモリには、前記周波敦制御データとともに前記電源と前記コンデンサと短絡する時間を制

御するパルス制御データを記憶し、前記接続制御回路は、外部からの調整用パルス制御データに基づいて前記メモリに前記パルス制御データを予め記憶させるとともに、前記調整用パルス制御データあるいは前記パルス制御データに基づいて前記制御回路を制御することを特徴とする請求項6に記載の圧電発振器。

【請求項10】 前記発振回路がバイポーラ発振回路で あることを特徴とする請求項1乃至9のうちいずれか1 項に記載の圧電発振器

【請求項11】 前記圧電振動子は、水晶振動子であることを特徴とする請求項1乃至10のうちいずれか1項に記載の圧電発振器。

【請求項12】 前記圧電振動子を除く構成部品がワンチップICとして構成されていることを特徴とする請求項1乃至11のうちいずれか1項に記載の圧電発振器。

【請求項13】 前記ワンチップICおよび前記圧電振動子が一のバッケージに収納されていることを特徴とする請求項12記載の圧電発振器。

【請求項14】 前記発振回路内に可変リアクタンス素子を備え、前記可変リアクタンス素子に供給する電圧を可変することによって、前記発振回路の発振周波数を調整することを特徴とする請求項1乃至10のうちいずれか1項に記載の圧電発振器。

【請求項15】 前記圧電振動子および前記可変リアクタンス素子を除く構成部品がワンチップICとして構成されていることを特徴とする請求項14に記載の圧電発振器。

【請求項16】 前記ワンチップIC、前記圧電振動子 および前記可変リアクタンス素子が一体として一のパッ ケージに収納されていることを特徴とする請求項15記 載の圧電発振器。

【請求項17】 請求項6または9に記載の圧電発振器 の発振周波数を調整する発振器調整システムにおいて、 前記発振回路に給電した状態で当該発振回路の発振周波 数を検出する発振周波数検出手段と、

前記発振周波数検出手段によって検出した発振周波数と基準発振周波数とを比較することにより、前記発振周波数と前記基準発振周波数とが近づくように前記調整用周波数制御データを出力し、最も両周波数が近づいた時に前記調整用周波数制御データを前記周波数制御データとして前記メモリに記憶するように前記接続制御回路を制御する調整用データ出力手段と、

を備えたことを特徴とする発振器調整システム。

【請求項18】 請求項6または9に記載の圧電発振器 の発振周波数を調整する発振器調整方法において、

前記発振回路に給電した状態で当該発振回路の発振周波数を検出するステップと、

検出された前記発振周波数と基準発振周波数とを比較することにより、前記発振周波数と前記基準発振周波数と が近づくように前記調整用周波数制御データを前記接続 制御回路に供給するステップ。

最も両周波数が近づいた時に前記調整用周波数制御データを前記周波数制御データとして前記メモリに記憶するように前記接続制御回路を制御するステップとを備えたことを特徴とする発振器調整方法。

【請求項19】 請求項9に記載の圧電発振器における前記電源と前記コンデンサと短絡する時間を調整する発振器調整システムにおいて、

前記発振回路に給電を行う給電手段と、

前記発振回路の発振状態を検出する発振状態検出手段と、

前記給電手段による給電が開始されてから前記発振状態 検出手段によって発振状態が検出されるまでの発振起動 時間を計測する計測手段と、

前記計測手段によって計測された発振起動時間が短くなるように前記調整用パルス制御データを出力し、最も前記発振起動時間が短くなった時に前記調整用パルス制御データを前記パルス制御データとして前記メモリに記憶するように前記接続制御回路を制御する調整用データ出力手段とを備えたことを特徴とする発振器調整システム。

【請求項20】 請求項9に記載の圧電発振器における 前記電源と前記コンデンサと短絡する時間を調整する発 振器調整方法において、

- 前記発振回路に給電を行うステップと、

前記発振回路の発振状態を検出するステップと、

給電が開始されてから発振状態が検出されるまでの発振 起動時間を計測するステップと、

前記発振起動時間が短くなるように前記調整用バルス制御データを出力し、最も前記発振起動時間が短くなった時に前記調整用バルス制御データを前記バルス制御データとして前記メモリに記憶するように前記接続制御回路を制御するステップとを備えたことを特徴とする発振器調整方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、無線通信機器や測定器等に用いられる圧電発振器に関し、特に電源立ち上げ時の発振開始時間を短縮するのに好適な圧電発振器および発振周波数調整システム、発振周波数調整方法に関する。

[0002]

【従来の技術】従来、無線通信機器や測定器等に用いられる圧電発振器には図13に示すようなバイポーラトランジスタを用いたコルピッツ型圧電発振回路が用いられてきた。図13の圧電発振回路は、圧電振動子Xとトリマコンデンサ C_1 等によって発振周波数が定まるようになっており、下段のトランジスタQ1が発振に、上段のトランジスタQ2がベース接地増福に用いられる。

【0003】この圧電発振回路は、カスコード増념器の

形式で構成されており、トランジスタQ1のコレクタがローインピーダンスになるので、コレクタ側の容量が電流増福率h₁。倍になってベース側に現れるミラー容量を低減することができる。このため、高周波発振に好道である。また、トランジスタの電流増福率h₁。にはバラツキがあるので、トランジスタQ2を使用しない圧電発振回路では、ミラー容量のバラツキを吸収して所望の発振周波数を得るためトリマコンデンサC₁の可変範囲を大きくする必要があったが、当該圧電発振回路では、トリマコンデンサC₁として可変範囲の狭いものを使用することができるという利点がある。

[0004]

【発明が解決しようとする課題】ところで、従来の圧電 発振回路において、カスコード増福の利点を活かすため には、所望の周波数帯域においてトランジスタQ2のエ ミッタ側がローインピンダンスになっていることが必要 である。 バイパスコンデンサCはこのために設けられた ものであり、バイアス抵抗R1等とともにトランジスタ Q2のベース側でローパスフィルタを構成している。こ こで、従来の圧電発振回路に電源が投入された場合を考 えると、トランジスタQ2のベース電圧は、直ちに定常 状態に達するのではなく、バイアス抵抗R1およびバイ パスコンデンサC等によって定まる時定数に従って徐々 に上昇する。このため、各トランジスタQ1、Q2が正 常にバイアスされ、発振回路として動作できるまでに時 間がかかる。したがって、電源投入直後にあっては圧電 振動子Xに流れる初期電流が小さくなり、発振起動時間 が長くなる。この結果、従来の圧電発振回路では、電源 投入後の振幅の成長や周波数の安定が遅れたり、発振の 開始が遅れるなどの欠点があった。

【0005】本発明は、上述した事情に鑑みてなされたものであり、簡易な構成によって、発振起動時間を短縮する圧電発振回路を提供することを目的とする。また、中心周波数を正確に定めることができる圧電発振回路を提供することを目的とする。また、素子のバラツキを吸収して発振起動時間をより一層短縮した圧電発振回路を提供することを目的とする。

[0006]

【課題を解決するための手段】上記課題を解決するため 請求項1に記載の発明にあっては、圧電発振器におい て、圧電振動子とバイアス回路によって与えられるバイ アス電圧で動作する半導体とを有する発振回路と、前記 バイアス回路に設けられ交流をバイパスするコンデンサ と電源とを短絡するスイッチ回路と、前記発振回路への 給電開始から一定時間が経過するまで、前記発振回路の 前記コンデンサと前記電源とを短絡するように前記スイッチ回路を制御する制御回路とを備えたことを特徴とす る。

【0007】また、請求項2記載の発明にあっては、前記制御回路は、前記発振回路への給電開始を検知して、

給電開始から一定時間を計測するととにより制御信号を 生成し、前記スイッチ回路は、前記制御信号に基づいて オン・オフが制御されることを特徴とする。また、請求 項3記載の発明にあっては、前記制御回路を単安定マル チバイブレータにより構成したことを特徴とする。ま た、請求項4記載の発明にあっては、前記制御回路をカ ウンタにより構成したことを特徴とする。

【0008】また、請求項5記載の発明にあっては、予め定められた静電容量を有し、前記圧電振動子に接続される固定接続容量素子と、予め定められた静電容量を有する複数の選択接続容量素子と、前記複数の選択接続容量素子のうち、特定の前記選択接続容量素子を前記固定接続容量素子に並列に接続する容量接続回路とを備えた容量アレイを有することを特徴とする。

【0009】また、請求項6記載の発明にあっては、前記選択接続容量素子の前記固定接続容量素子に対する接続/非接続を制御するための周波数制御データを記憶するメモリと、外部からの調整用周波数制御データを記憶させいて前記メモリに予め前記周波数制御データを記憶させるともに、前記調整用周波数制御データあるいは前記周波数制御データに基づいて前記容量接続回路を制御する接続制御回路と、を備えたことを特徴とする。

【0010】また、請求項7記載の発明にあっては、前記接続制御回路は、電源投入時には、一旦全ての前記選 一択接続容量素子を前記固定接続容量素子に対して接続状態とする起動時制御回路を備えたことを特徴とする。

【0011】また、請求項8記載の発明にあっては、前記電源と前記コンデンサと短絡する時間を制御するデータを書込および読出が可能なデータ記憶回路を備え、前記制御回路は前記データ記憶回路から読み出した前記データに基づいて、前記制御信号を生成することを特徴とする。

【0012】また、請求項9記載の発明にあっては、前記メモリには、前記周波数制御データとともに前記電源と前記コンデンサと短絡する時間を制御するバルス制御データを記憶し、前記接続制御回路は、外部からの調整用バルス制御データに基づいて前記メモリに前記バルス制御データを予め記憶させるとともに、前記調整用バルス制御データあるいは前記パルス制御データに基づいて前記制御回路を制御することを特徴とする。

【0013】また、請求項10記載の発明にあっては、 前記発振回路がバイポーラ発振回路であることを特徴と する。また、請求項11に記載の発明にあっては、前記 圧電振動子は、水晶振動子であることを特徴とする。

【0014】また、請求項12記載の発明にあっては、前記圧電振動子を除く構成部品がワンチップICとして構成されていることを特徴とする。また、請求項13記載の発明にあっては、前記ワンチップICおよび前記圧電振動子が一のパッケージに収納されていることを特徴とする。また、請求項14記載の発明にあっては、前記

発掘回路内に可変リアクタンス素子を備え、前記可変リアクタンス素子に供給する電圧を可変することによって、前記発振回路の発振周波数を調整することを特徴とする。また、請求項15記載の発明にあっては、前記圧電振動子および前記可変リアクタンス素子を除く構成部品がワンチップICとして構成されていることを特徴とする。また、請求項16記載の発明にあっては、前記ワンチップIC、前記圧電振動子および前記可変リアクタンス素子が一体として一のパッケージに収納されていることを特徴とする。

【0015】また、請求項17記載の発明にあっては、 圧電発振器の発振周波数を調整する発振器調整システム において、前記発掘回路に給電した状態で当該発振回路 の発振周波数を検出する発振周波数検出手段と、前記発 振周波数検出手段によって検出した発振周波数と基準発 振周波数とを比較することにより、前記発振周波数と前 記基準発振周波数とが近づくように前記調整用周波数制 御データを出力し、最も両周波数が近づいた時に前記調 整用周波数制御データを前記周波数制御データとして前 記メモリに記憶するように前記接続制御回路を制御する 調整用データ出力手段と、を備えたことを特徴とする。 【0016】また、請求項18記載の発明にあっては、 圧電発振器の発振周波数を調整する発振器調整方法にお いて、前記発振回路に給電した状態で当該発振回路の発 振周波数を検出するステップと、検出された前記発振周 波数と基準発振周波数とを比較することにより、前記発 振周波数と前記基準発振周波数とが近づくように前記調 整用周波数制御データを前記接続制御回路に供給するス テップと、最も両周波数が近づいた時に前記調整用周波 数制御データを前記周波数制御データとして前記メモリ に記憶するように前記接続制御回路を制御するステップ とを備えたことを特徴とする。

【0017】また、請求項19記載の発明にあっては、 圧電発振器における前記電源と前記コンデンサと短絡する時間を調整する発振器調整システムにおいて、前記発 振回路に給電を行う給電手段と、前記発振回路の発振状態 態を検出する発振状態検出手段と、前記給電手段による 給電が開始されてから前記発振状態検出手段によって発 振状態が検出されるまでの発振起動時間を計測する計測 手段と、前記計測手段によって計測された発振起動時間が短くなるように前記調整用パルス制御データを出力 し、最も前記発振起動時間が短くなった時に前記調整用 パルス制御データを前記パルス制御データとして前記メ モリに記憶するように前記接続制御回路を制御する調整 用データ出力手段とを備えたことを特徴とする。

【0018】また、請求項20記載の発明にあっては、 記載の圧電発振器における前記電源と前記コンデンサと 短絡する時間を調整する発振器調整方法において、前記 発振回路に給電を行うステップと、前記発振回路の発振 状態を検出するステップと、給電が開始されてから発振 状態が検出されるまでの発振との時間を計測するステップと、前記発振起動時間が短くなるように前記調整用パルス制御データを出力し、最も前記発振起動時間が短くなった時に前記調整用パルス制御データを前記パルス制御データとして前記メモリに記憶するように前記接続制御回路を制御するステップとを備えたことを特徴とする。

[0019]

【発明の実施の形態】A. 第1実施形態

以下、図面を参照しつつ本発明の一実施形態に係わる圧 電発振回路を説明する。

1. 第1実施形態の構成

図1は、第1実施形態に係わる圧電発振回路の回路図である。図において、圧電発振回路1は、発振部10'とパルス発生部20から構成されている。発振部10'は、バイパスコンデンサCと電源VCCの間にスイッチSWが設けられた点を除いて、図13に示す従来の圧電発振回路と同様である。このスイッチSWは、制御パルスPによって制御され、制御パルスPがハイレベルの時にオン状態となり、制御パルスPがローレベルの時にオフ状態になるように構成されている。

【0020】パルス発生部20は、単安定マルチバイブレータMMと、その外付部品であるコンデンサCaおよび抵抗Raとによってから構成されている。そして、コーンデンサCaと抵抗Raによって遅延時間t1が設定されるようになっている。

【0021】単安定マルチバイブレータMMは、電源電圧Vccの立ち上がりを検出して、ローレベルからハイレベルに立ち上がり、一定時間ハイレベルを維持した後、ローレベルに立ち下がり、その後、ローレベルを維持する制御パルスPを生成する。ここで、遅延時間 t 1 は、確実に発振を開始でき、かつ起動時間を最も短くできるように実験によって選ばれる。したがって、発振部10'に電源が投入されてから所定期間が経過するまでは、スイッチSWはオン状態となるので、バイアス抵抗R1およびバイパスコンデンサCより構成されるローパスフィルタをパスすることができる。これにより、圧電振動子Xに大きな初期電流を流すことが可能となり、発振起動時間を短縮しかつ発振が安定するまでの時間を短縮することが可能となる。

【0022】2. 第1実施形態の動作

図2は、第1実施形態に係わる圧電発振回路のタイミングチャートであり、この図を参照しつつ、圧電発振回路1の動作を説明する。まず、時刻T1において、圧電発振回路1に給電が行われたとすると、電源電圧Vccは図2(a)に示すように時刻T1において立ち上がる。すると、この立ち上がりエッジe1を単安定マルチバイブレータMMが検知して、図2(b)に示すように時間t1だけ遅延させた制御パルスPを生成し、これがスイッチSWに供給される。ここで、スイッチSWは、上述した

ように制御パルストがハイレベルの時にオン状態となり、制御パルストがローレベルの時にオフ状態になるので、時刻T1から、時間t1が経過するまでは、オン状態となる。この場合、パイアス抵抗R1はスイッチSWにより短絡されるので、パイアス抵抗R1およびパイパスコンデンサCにより構成される時定数回路を介していた場合と比較して、圧電振動子Xにより大きな初期電流を流すことが可能となる。

【0023】この場合、遅延時間 t 1 は、上述したように確実に発振を開始でき、かつ起動時間を最も短くできるように設定されているので、図2(c)に示すような発振信号 SOSCを生成する。ここで、比較のために図2(d)にスイッチSWを使用しない場合の発振信号 SOSCを示す。図2(c)と図2(d)を比較すると、スイッチSWを使用した方が、時間 t 2 だけ速く発振を開始することがわかる。また、図2(c),(d)に示すように発振信号 SOSC SOSC の振幅は徐々に大きくなり、発振周波数も安定するが、電源投入から安定した発振信号 SOSC SOSC が生成されるまでの時間もスイッチSWを使用した方が短いことがわかる。

【0024】例えば、t1=50μsecに設定したところ、周波数偏差が0.1ppm以内に収束するまでの時間は、スイッチSWを使用しない場合では5.89msecとなるが、スイッチSWを使用した場合には3.39msecとなることを本発明者は実験によって確認した。すなわち、スイッチSWを使用することにによって、安定した発振信号SOSCを得るまでの時間を略40%短縮することができる。

【0025】このように本実施形態によれば、電源投入から所定時間が経過するまで、バイアス回路に設けられたバイバスコンデンサCと電源VCCとを短絡するようにしたので、発振開始までの時間を短縮することができ、かつ、発振信号SOSCが安定するまでの時間を短縮することができる。したがって、この圧電発振回路1を無線通信機や測定器に応用すれば、機器の安定に要する時間を短縮させることができる。

【0026】B. 第2実施形態

1. 第2実施形態の構成

1-1:全体構成

第2実施形態は、発振周波数が安定するまでの時間および発振起動時間を短縮するのに好適な電圧制御型圧電発振回路に関する。図3は、第2実施形態に係わる電圧制御型圧電発振回路の回路図である。

【0027】図において、電圧制御型圧電発振回路2 は、パルス発生部20と発振部30から構成されている。パルス発生部20の構成は、上述した第1実施形態 と同様であり、発振部30が第1実施形態の発振部1 0'と相違する。

【0028】この発振部30において、周波数制街端子 VCには、出力端子OUTから出力される発振信号SCSCの 発振周波数 f GSCを変化させるだった制御電圧VCが印加されるようになっている。また、制御電圧VCは一端が周波数制御端子VCに接続された入力抵抗Riを介して供給されるようになっており、これにより、周波数制御端子VCに接続する発振周波数制即回路(図示せず)を発振回路30と粗結合することができる。

【0029】次に、入力抵抗Riの他端には圧電振動子 Xの一端が接続されており、また、入力抵抗Riと圧電 振動子Xの中間接続点には可変リアクタンス素子として 機能する可変容量ダイオード(以下、バリキャップとい う。)Cvのカソード端子が接続されている。このバリ キャップCvのアノード端子と低電位側電源GNDの間 には、所望の容量を有する一つのコンデンサと等価な働 きをする容量アレイCARYが接続されている。なお、容 量アレイCARYは容量アレイユニットとして機能し、そ の詳細構成については後述する。

【0030】次に、メモリ21には、周波数制御データ DCTLが格納されており、周波数制御データDCTLに基づいて、通常動作時に容量アレイCARYのスイッチS1~S nのオン/オフ制御が行われるようになっている。

【0031】次に、制御回路22は、調整用データ入力 端子T1~T3を有し、スイッチS1~Snとメモリ21 とに接続されている。制御回路22は、調整動作時に調 整用データ入力端子T1~T3から入力される調整用周波 一数データDADJに基づいて容量アレイCARYを構成するス イッチS1~Snのオン/オフ制御を行い、調整終了後に 周波数制御データDCTLをメモリ21に格納するととも に、通常動作時には、メモリ21に格納された周波数制 御データDCTLに基づいてスイッチS1~Snのオン/オ フ制御を行うように構成されている。

【0032】次に、バリキャップCvと容量アレイCARY との中間接続点と低電位側電源GNDにはバイアス抵抗 RXが設けられており、これによりバリキャップCvが逆 バイアスされ、バリキャップCvは制御電圧VCに応じ た容量値を示すようになる。

【0033】次に、高電位側電源VCCと低電位側電源GNDの間には、第1~第3のバイアス抵抗R1~R3が設けられている。第1のバイアス抵抗R1と第2のバイアス抵抗R2の接続点はトランジスタQ2のベース端子に、第2のバイアス抵抗R2と第3のバイアス抵抗R3の接続点はトランジスタQ1のベース端子に各々接続されている。

【0034】次に、トランジスタQ2のベース電子は、バイパスコンデンサCを介して接地されている。このため、トランジスタQ2はベース接地増福器を構成しており、そのエミッタ端子がトランジスタQ1のコレクタ端子に接続されている。トランジスタQ1のエミッタ端子は、エミッタ抵抗Reと第2発振用コンデンサC92を介して低電位側電源GNDに接続されており、また、エミッタ電圧が第1発振用コンデンサC91を介してベース場

子に正帰還されるようになっている。

【0035】以上の構成において、電源Vccが投入されると、電源投入をパルス発生部20が検知して制御パルスPを生成する。制御パルスPがスイッチSWに供給されると、スイッチSWはオン状態になるから、第1実施形態と同様に発振起動時間が短縮され、また、安定した発振が得られるまでの時間が短縮される。

【0036】1-2:容量アレイCARYの構成容量アレイCARYは、バリキャップCvのアノード端子に一端が接続され、他端が低電位側電源GNDに接続され、固定容量素子として機能し、容量アレイCARYの最低限度の容量を確保するためのベースコンデンサC0と、容量アレイCARYの容量を可変とするための選択接続容量素子として機能するn個のコンデンサCX(X=1~n)と、対応するコンデンサをベースコンデンサC0に並列接続するためのスイッチSX(X=1~n)と、を備えて構成されている。

【0037】この場合において、コンデンサC1~Cnの容量は、全て同一であってもよいし、互いに異なるようにしてもよい。さらに互いに異ならせる場合には、各コンデンサCXの容量を予め設定した基本容量の2^x倍となるように設定すれば広範囲の容量を設定することが可能である。

【0038】また、スイッチS1~Snは、電圧制御型圧電発振回路をIC化する場合には、使用する半導体製造プロセスにより、例えば、以下のような構成が考えられる。

- 半導体製造プロセスとして、バイポーラブロセスを 用いる場合には、スイッチS1~Snを、図4に示すよう に、バイポーラトランジスタ構成とする。
- ② 半導体製造プロセスとして、CMOSプロセスを用いる場合には、スイッチS1~Snを、図5に示すように、MOSトランジスタ構成とする。
- ③ 高周波対応のICの半導体製造プロセスとして盛ん に使用されているバイポーラ&CMOS混在プロセス (Bi-CMOSプロセス)を用いる場合には、スイッチ S1~Snは、図4に示すバイポーラトランジスタ構成お よび図うに示すMOSトランジスタ構成のいずれをも採 用することが可能である。ただし、低消費電流化の観点 からはトランジスタをオンするために定常的に電流を流 す必要のないMOSトランジスタ構成とする方が有利で ある。なぜなら、MOSトランジスタは電圧制御素子で あるので、MOSトランジスタがオンするのに十分なレ ベルの電圧をゲート端子に印加すれば良く、ゲート端子 から低電位側電源GNDに定常的に流れる電流はないか らである。これに対し、バイポーラトランジスタ構成と すると、選択状態におけるトランジスタのオン抵抗を下 げるために、ベース端子ー低電位側電源GND間に十分 な電流を流してやる必要があるからである。なお、この 点については、電源VCCとバイパスコンデンサCを短絡

するためのスイッチSkicついても同様である。さらに圧電振動子Xは、物理的にも化学的にも安定しており、特に温度変動に対して優れた安定性を示す水晶振動子を用いていることが好ましい。また、メモリ21は、EEPROM、EPROM、ヒューズタイプROMなどにに代表される不揮発性の半導体メモリにより構成することが可能である。

【0039】1-3:中心発振周波数f0の自動調整システム

図6に電圧制御型圧電発振回路の中心発振周波数 f 0の 自動調整システムの概要構成ブロック図を示す。自動調 整システムAは、電圧制御型圧電発振回路 2、基準電圧 印加装置 3 1、および中心発振周波数 (f0) 調整装置 3 2から構成されている。まず、基準電圧印加装置 3 1 は、所定の基準中心発振周波数 f OREFに対応する較正した基準制御電圧 V CREFを出力するように構成されており、基準制御電圧 V CREFが周波数制御端子 V C に供給されるようになっている。

【0040】次に、中心発振周波数調整装置32は、パーソナルコンピュータなどで構成されており電圧制御型圧電発振回路2の出力端子OUTに接続され、較正した基準制御電圧VCREFを周波数制御端子VCに印加した状態で出力端子OUTから出力される発振信号SOSCの発振周波数fOSC(=中心発振周波数fOREFと比較することにより、容量アレイCARYを構成するスイッチのオン/オフを制御するための調整用周波数データDADJを生成し調整用端子T1~T3を介して電圧制御型圧電発振回路2に対し出力するように構成されている。

【0041】2. 第2実施形態の動作

2-1:調整時の動作

次に、自動調整システムAを用いた発振信号SOSCの発振周波数fOSCの調整動作を説明する。まず、基準電圧印加装置31は、所定の基準中心発振周波数fOREFに対応する較正した基準制御電圧VCREFを周波数制御端子VCに印加する。この基準制御電圧VCREFの印加して、中心発振周波数調整装置32は、出力端子OUTから出力される発振信号SOSCの発振周波数fOSC(=中心発振周波数fOに相当)を検出する。そして、基準制御電圧VCREFに対応する、予め設定した基準中心発振周波数fOREFと比較する。

【0042】この場合、中心発掘周波数調整装置32 は、基準中心発振周波数fOREFと基準制御電圧VCREFにおける発振周波数fOSCとの周波数差がほぼ零となるように発振回路側の負荷容量CLを算出し、算出結果に基づいて容量アレイCARYを構成するスイッチのオン/オフを制御するための調整用周波数データDADJを生成して調整用端子T1~T3を介して電圧制御型圧電発振回路2に対し出力する、これにより、電圧制御型圧電発振回路2の制御回路22は、調整用データ入力端子T1~ T3から入力される調整用周波数データDADJに基づいて 容量アレイCARYを構成するスイッチS1~Snのオン/ オフ制御を行う。

【0043】これにより再び、中心発振周波数調整装置32は、出力端子OUTから出力される発振信号SOSCの発振周波数fOSC(=中心発振周波数fOC相当)を検出し、基準制御電圧VCREFに対応する、予め設定した基準中心発振周波数fOREFと比較し、周波数差がほぼ零となるまで同様の処理を繰り返す。そして、周波数差がほぼ零となるまで同様の処理を繰り返す。そして、周波数差がほぼ零となると、調整用周波数データDADJを所定期間以上保持する。これにより制御回路22は、中心発振周波数fOの自動調整が終了したことを検知して、調整終了時の調整用周波数データDADJに対応する周波数制御データDCTLをメモリに21に格納する。

【0044】メモリ21は、制御回路22により格納された周波数制御データDCTLを次に周波数制御データDCTLを次に周波数制御データDCTLが更新されるまで、保持し続けることとなる。以上の説明においては、制御回路22が独自に自動調整が終了したことを検知して、調整終了時の調整用周波数データDADJに対応する周波数制御データDCTLをメモリに21に格納する構成としていたが、発振中心周波数調整装置32側で、調整が終了した旨を調整用データDADJに含めて通知するように構成し、この通知がなされた時点で、制御回路22が調整用周波数データDADJに対応する周波数制御データDCTLをメモリに21に格納する構成とすることも可能である。

【0045】2-2:通常時の動作

次に、図3を参照して、電圧制御型圧電発振回路2の通 常時の動作について説明する。発振部30の電源が投入 されると、バルス発生部20は高電位側電源VCCの電圧 を検出することにより、電源投入タイミングを検知し、 時間t1だけハイレベルとなる制御パルスPを生成す る。制御パルスPがスイッチSWに供給されると、スイッ チSWがオン状態になり、圧電振動子Xに大きな初期電流 を流すことが可能となる。 また、制御回路22はメモリ 21に格納されている周波数制御データDCTLを読み出 し、周波数制御データDCTLに対応するスイッチSXのみ をオン状態として、他のスイッチはオフ状態とする。 【0046】この後、時間t1が経過すると制御パルス Pがローレベルとなり、スイッチSWがオフ状態となる。 これにより、トランジスタQ2のベースに、ごく短時間 で正規のバイアス電圧が印加される。したがって、電源 投入から発振開始までの時間を短縮することができ、ま た、発振が安定するまでの時間を短縮することが可能と

【0047】そして、調整動作により調整された中心発 振聞波数 f 0を中心とし、制御電圧VCに対応する発振周 波数 f OSCを有する発振信号 SOSCが出力端子CUTから出 力されることとなる。

【0048】この場合、電圧制御型圧電発振回路2の制

御回路22は、電源が投入されると、一旦、容量アレイ CARYを構成するスイッチS1~Snを全てオン (閉) 状態とするようにしても良い、これは、容量アレイ CARY のインピーダンスが最小となり発振が容易となるので、電圧制御型圧電発振回路2の出力端子OUTから出力される発振信号SOSCの発振周波数f0SCを迅速に安定状態に向かわせるためである。これにより、発振起動時間をより短縮できる、そして、子の設定した時間が経過すると、制御回路22はメモリ21から周波数制御データD CTLを読み出し、周波数制御データ DCTLに基づいてスイッチSXを制御する。この結果、調整動作により調整された中心発振周波数f0を中心とし、制御電圧Vcに対応する発振周波数f0SCを有する発振信号SOSCが出力端子OUTから出力されることとなる。

【0049】3. 第2実施形態の効果

●圧電振動子にバラツキがあっても、電圧制御型圧電発振器として組み上げた際に発振周波数fOSCを基準周波数fOREFに合わせることが容易となる。従って、圧電振動子の製造規格を緩和することができ、圧電振動子のコストを削減することができ、ひいては、電圧制御型圧電発振器の製造コストを低減することが可能となる。また、バリキャップによる周波数可変量が確保し易いため、調整が容易となる。さらに容量アレイCARYの容量設定値によるfoscーVc特性の可変レンジの差異が少ないでめ、容易に所望の電圧制御型圧電発振器を構成することができる。

【0050】②容量アレイCARYを用いることにより、電圧制御型圧電発振器をトリマ・レスで構成でき、外付け部品を1個削減することができ、組立コストを削減することが可能となる。

⑤トリマに比較して安価な容量アレイを使用することにより、低価格の電圧制御型圧電発振器を実現することが可能となる。

Φ従来のトリマを用いた圧電発振器は、トリマが機械的動作部を有するため小型化には限界があったが、容量アレイCARYは、ICに内蔵可能であり、電圧制御型圧電発振器の小型化に有利となる。

【0051】の従来のトリマを用いた圧電発振器と比較して、容量アレイCARYを用いた電圧制御型圧電発振器は、経時変化および動作機構的に安定であり、圧電発振回路の動作を安定化することが可能となる。

●発振中心周波数調整作業は、中心発振周波数調整装置 32がデジタルデータである調整用データDADJを出力 することにより、電気的調整のみで行うことが可能であり、従来のように機械的調整を行う必要がないので、中心発振周波数調整時間の短縮が可能となり、ひいては、電圧制御型圧電発振器の製造コストを低減することが可能となる。さらに、従来のように、トリマを調整するための複雑かつ高価なサーボ機構を必要としないため、製造設備投資を低減することも可能となる。

【0052】4. 第2英施形態の変形例

上記説明においては、圧電振動子Xおよびバリキャップ Cvをディスクリート部品として取り扱っていたが、圧 電振動子XとバリキャップCvとを直列接続とし、圧電 振動子Xを除く構成部品をワンチップICとして構成したり、モールド封止、あるいは、一のパッケージに収納 するように構成すれば電圧制御発振器の組立工程を簡略 化することが可能となる。

【0053】また、ベースコンデンサC0を容量アレイ CARYの構成とせずに、コンデンサC1~Cn、スイッチ S1~Snのみを容量アレイBARY'とし、容量アレイBARY'、メモリ21、制御回路22を一体化したICとして外付けするように構成することも可能である。さらに容量アレイCARYまたは容量アレイBARY'のみをICとして外付けするように構成することも可能である。これにより容量アレイBARY'を新たに作成するだけで、様々なf0SC~Vc特性を有する電圧制御型圧電発振回路を構成することが可能となる。また、以上の説明においては、容量アレイCARYを構成するスイッチS1~Snをトランジスタで構成していたが、あまり高精度を望まないのであれば、スイッチS1~Snをヒューズ素子で構成し、調整時に確定的にスイッチを切断してしまう構成とすることも可能である。

【0054】C. 第3実施形態

上述した第1、第2実施形態において、制御パルスPのパルス福、すなわち、バイパスコンデンサCと電源VCCとを短絡する時間は、個別の圧電発振回路毎に調整するものではなく、実験によって求めた代表値を設定するものであった。これに対して、第3実施形態は、制御パルスPのパルス福を発振起動時間が最も短縮できるように、圧電発振回路毎に調整するものである。

【0055】1. 第3実施形態の構成

1-1:全体構成

図7に、第3実施形態に係わる電圧制御型圧電発振回路の回路図を示す。この電圧制御型圧電発振回路3は、制御回路22がバルス発生部20'を制御する点、メモリ21が周波数調整用の周波数制御データDCTLの他に制御バルスPのバルス福を制御するパルス制御データDCTL'を記憶する点を除いて、第2実施形態の電圧制御型圧電発振回路2と同様である。

【0056】1-2:パルス発生部の構成

次に、図8に第3実施形態に係わるパルス発生部20'の回路図を示す。このパルス発生部20'は、コンデンサCaの替わりに容量アレイCARY'を用いる点が、図1に示す第1実施形態のパルス発生部20と相違する。単安定マルチバイブレータMMの遅延時間t1(図2(b)参照)は、スイッチSX'のオン/オフに応じて定まる容量アレイCARY'の値と抵抗Raによって定まるので、スイッチSX'のオン/オフを制御することによって、制御パルスPのパルス福を調整することが可能とな

る。

【0057】1-3:自動調整システム

図9に電圧制御型圧電発振回路の自動調整システムの概要構成プロック図を示す。自動調整システムBは、電圧制御型圧電発振回路3、基準電圧印加装置31、電源投入装置33および調整装置32'から構成されている。まず、基準電圧印加装置31は、所定の基準中心発振周波数fCREFに対応する較正した基準制御電圧VCREFが周波数制御端子VCに供給されるようになっている。また、電源投入装置33は、調整装置32'からの制御信号に基づいて電源投入を行うように構成されている。【0058】次に、調整装置32'は、第2実施形態の

【0058】次に、調整装置32'は、第2実施形態の中心発振周波数調整装置32の機能に加えて、制御パルスPのパルス福を調整する機能を併せ持つ。具体的には、中心周波数の調整を行った後、電源投入装置33に制御信号を供給して電圧制御圧電発振回路3に給電を行う。そして、発振信号SOSCの振幅を検知することによって、電源投入から発振開始までの発振起動時間を検出し、これが最も短縮されるように容量アレイCARY'を構成するスイッチSX'のオン/オフを制御するための調整用パルスデータDADJ'を生成し調整用端子T1~T3を介して電圧制御型圧電発振回路3に対し出力するように構成されている。

---【0059】2. 第3実施形態の動作

2-1:調整時の動作

次に、自動調整システムBを用いた調整動作を説明する。まず、第2実施形態と同様に中心発振周波数の調整動作を行う。次に、制御パルスPのパルス幅を調整する動作を行う。この場合、基準電圧印加装置31は、基準制御電圧VCREFを周波数制御端子VCに印加する。この後、調整装置32′が、初期値の調整用パルスデータDADJを調整用端子T1~T3に与えるとともに電源投入装置33を制御して、電圧制御型圧電発振回路3に対して電源投入を行う。次に、調整装置32′は、出力端子OUTから出力される発振信号SOSCを検出して、発振起動時間を測定する。

【0060】この後、調整用バルスデータDADI'の値をずらしながら、発振起動時間を繰り返し測定し、最も発振起動時間が短くなる調整用バルスデータDADI'に調整が終了した旨を含めて電圧制御型圧電発振回路3に通知する。すると、制御回路22が調整用バルスデータDADI'に対応するバルス制御データDCTL'をメモリに21に格納する。これにより、発振起動時間を最も短縮するパルス幅を予め記憶することができる。

【0061】2-2:通常時の動作

次に、図7を参照して、電圧制御型圧電発振回路3の通常時の動作について説明する。発振部30の電源が投入されると、制御回路22はメモリ21に格納されている

パルス制御データDCH を読み出し、パルス発生部20'のスイッチSX'のオン/オフを制御する。これにより、当該電圧制御型圧電発振回路3に固有の制御パルスPのパルス福が設定される。

【0062】また、制御回路22はメモリ21に格納されている周波数制御データDCTLを読み出し、当該電圧制御型圧電発振回路3に固有の容量値を設定する。これにより、発振中心周波数は調整済みのものを使用することが可能となる。

【0063】次に、バルス発生部20 は高電位側電源 VCCの電圧を検出することにより、電源投入タイミングを検知すると、制御パルスPを生成しスイッチSWをオン状態にする。すると、バイアス抵抗R1が短絡されるので、バイパスコンデンサCに大きな充電電流が流れ込み、その端子電圧が急速に上昇する。制御パルスPがローレベルになると、スイッチSWはオフ状態となり、トランジスタQ1、Q2のバイアス電圧は、定常状態に設定される。このため、発振起動時間や発振が安定するまでの時間を短縮することが可能となる。

【0064】そして、調整動作により調整された中心発 振周波数 f Oを中心とし、制御電圧VCに対応する発振周 波数 f OSCを有する発振信号 S OSCが出力端子OUTから出 力されることとなる。

【0065】このように第3実施形態にあっては、制御パルスPの生成タイミングを自動調整できるので、発振起動時間をより短縮することが可能となる。また、バイパスコンデンサCにバラツキがあってもこれを吸収することができ、また、抵抗RaおよびコンデンサCaにバラツキがあっても、電圧制御型圧電発振器として組み上げた際に時定数を合わせることが容易となる。従って、バイパスコンデンサCや抵抗Raの製造規格を緩和することができ、コストを削減することができ、ひいては、電圧制御型圧電発振器の製造コストを低減することが可能となる。

【0066】また、周波数調整用の周波数制御データDCTLを記憶するメモリ21にパルス制御データDCTL'を格納するようにしたので、記憶手段を兼用することが可能となる。また、発振部30の容量アレイCARYを制御する制御回路22によって、パルス発生部20'を制御するようにしたので、特別な構成を追加することなく、制御パルスPのパルス福を自動調整できる。

【0067】D. 変形例

本発明は、上述した実施形態に限定されるものではなく、例えば、以下のような各種の変形例が可能である。 【0068】(1)また各実施形態においては、容量アレイCARYの構成として、容量アレイCARYの容量を可変とするための選択接続容量素子として機能するn個のコンデンサCX(X=1~n)を設ける構成としていたが、図10に示すように、コンデンサCX(=選択接続容量素子)をベース副コンデンサCX0を含む複数の副コンデ ンサCXO、CX1~CXm(=副選択接続容量素子、m=自然数)で構成し、各副コンデンサCX1~CXmを対応する 副接続スイッチSX1~SXmを切り替えるようにして、副 コンデンサCXO、CX1~CXmを接続あるいは非接続とし て容量アレイCARYの容量調整を行うように構成するこ とも可能である。この結果、より容量値の微調整を行う ことが可能となる。

【0069】(2)また各実施形態においては、バリキャップCvと容量アレイCARYとを直列接続する場合について説明したが、バリキャップCvに対し、容量アレイCARYを並列に接続するように構成することも可能である。

【0070】(3)また各実施形態において、圧電発振 器を構成する素子の実装状態については、言及していな かったが、例えば、図11に示すように圧電発振器を構 成してもよい。この場合には、圧電振動子Xおよびバリ キャップCvを除く構成部品をワンチップIC51とし て構成し、さらにワンチップIC51、圧電振動子Xお よびバリキャップCvをモールド封止した構成となって いる。このような構成が実現可能となっているのは、容 量アレイ CARYによる発振中心周波数 f 0の調整範囲を大 きく取ることができるため、ワンチップIC、圧電振動 子XおよびバリキャップCvをモールド封止した状態で も、圧電振動子XおよびバリキャップCvのばらつきを -- 一容易に吸収して、所望の発振中心周波数 f 0を得ること ができるためである。これにより、部品点数を削減し て、組立工数および製造コストを削減することが可能と なる.

【0071】(4)上記した変形例(3)は、圧電振動子XおよびバリキャップCvを除く構成部品をワンチップIC51として構成し、さらにワンチップIC51、圧電振動子XおよびバリキャップCvをモールド封止した構成となっていたが、本実施形態は、圧電振動子Xを除く構成部品(バリキャップCvを含む)をワンチップIC52として構成し、さらにワンチップICおよび圧電振動子Xをモールド封止した構成となっている。これにより、より部品点数を削減して、組立工数および製造コストを削減することが可能となる。

【0072】(5)また、上述した各実施形態においては、パルス発生部20、20'を単安定マルチバイブレータMMを用いて構成したが、本発明はこれに限定されるものではなく、発振部への給電開始から一定時間が経過するまで、バイパスコンデンサCと電源VCCとを短絡するのであればどのようなものであってもよい。例えば、カウンタ回路を用いてパルス発生部20、20'を構成してもよい。この場合には、カウンタ回路で発振部への電源投入開始から外部クロックを計測し、計測結果が一定値に達するとリップルキャリー信号を発生するように構成し、電源VCCの立ち上がりから、このリップルキャリー信号が生成されるまでの期間、ハイレベルとな

るように制御パルストを生成すればよい。カウンタ回路を用いる場合には、外部クロックが必要となるが、電子機器には複数のクロック信号で動作するものが多数ある。そのような機器においては、消費電力を削減するために、不要なクロック発生器の電源を遮断することがある。そのような場合には、カウンタ回路を用いたパルス発生部20、20'が好道である。

[0073]

【発明の効果】以上説明したように本発明によれば、発 振回路への給電開始から一定時間が経過するまで、発振 回路のコンデンサと電源とを短絡するようにしたので、 発掘起動時間および発振が安定するまでの時間を大幅に 短縮することができる。また、圧電振動子にバラツキが あっても、発振回路として組み上げた際に中心発振周波 数を容易に合わせることができる。よって圧電振動子の 製造規格が緩和され、圧電振動子のコスト削減が可能、 更には圧電発振器のコスト削減が可能となる。容量アレ イを用いることにより、電圧制御型圧電発振器をトリマ ・レスで構成でき、外付け部品を1個削減することがで き、組立コストを削減することが可能となる。また、発 振中心周波数調整作業は、電気的調整のみで行うことが 可能であり、従来のように機械的調整を行う必要がない ので、中心発振周波数調整時間の短縮が可能となり、ひ いては、電圧制御型圧電発振器の製造コストを低減する ことが可能となる。さらに、制御信号も自動調整するこ とができるので、素子のバラツキを吸収して、発振起動 時間および発振が安定するまでの時間をより一層短縮す ることができる。

【図面の簡単な説明】

【図1】 本発明の第1実施形態に係わる圧電発振回路の回路図である。

【図2】 同実施形態に係わる圧電発振回路のタイミングチャートである。

【図3】 本発明の第2実施形態に係わる電圧制御型圧 電発振回路の回路図である。

【図4】 容量アレイを構成するスイッチをバイポーラトランジスタにより構成した場合の説明図である。

【図5】 容量アレイを構成するスイッチをMOSトランジスタにより構成した場合の説明図である。

【図6】 同実施形態に係わる中心発振周波数調整システムの構成図である。

【図7】 第3実施形態の電圧制御型圧電発振回路の構成図である。

【図8】 同実施形態のパルス発生部の回路図である,

【図9】 同実施形態に係わる調整システムの構成図である。

【図10】 変形例に係わる容量アレイの構成例を示す図である。

【図11】 変形例に係わる電圧制御型圧電発振回路の 斜視図である。 【図12】 変形例に係わる電圧制御型圧電発振回路の 斜視図である。

【図13】 従来例の圧電発振回路の回路図である。

【符号の説明】

1…圧電発振回路

2, 3…電圧制御型圧電発振回路

10'…発振部(発振回路)

20…パルス発生部(制御回路)

宣表人会职罪

調整接置

SCSC

21…メモリ

22…制御回路

31…基準電圧印加表置

32…発振中心周波数調整装置

32'…調整装置

CARY…容量アレイ

C1~Cn…コンデンサ (選択接続容量素子)

C0…ベースコンデンサ (固定接続容量素子)


DADJ, DADJ'…調整用データ


DCTL, DCTL'…制御用データ


SOSC···発振信号

制剪回路

メモリ










【図12】

【図11】



【図13】

